

KOREAN PATENT ABSTRACTS

(11)Publication number:1997-0023747

(43)Date of publication of application:05.30.1997

(21)Application number:1995-0034936

(71)Applicant:SAMSUNG ELECTRONICS
CO.,LTD.

(22)Date of filing:10.11.1995

(72)Inventor:WHANG,JANG WON
SON,JUNG HIA

(51)Int.Cl. H01L 21/285

(54) **A Semiconductor Device having a transparent conductive layer and a Fabricating Method Thereof.**

(57)Abstract:

This invention relates to a fabricating method of forming a transparent conductive layer using electroless plating, a method of fabricating a pixel electrode of a thin film transistor, comprising the steps of: forming a photosensitization material pattern by a photolithography process to expose a lower substrate after a photosensitization material applied; forming a metal chelator material including a catalyst on a results; remaining the catalyst on a substrate and the photosensitization film pattern exposed by a accelerator process; and forming a conductive layer having a wanted thickness by depositing a designated metal on a results, so that it can prevent a special blazing fire.

BEST AVAILABLE COPY

공개특허 제1997-23747호(1997.05.30) 1부.

[첨부그림 1]

특1997-0023747

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)(5) Int. Cl.⁶
H01L 21/285 (43) 공개일자 1997년05월30일
(11) 공개번호 특1997-0023747

(21) 출원번호	특1996-0034936
(22) 출원일자	1996년10월18일
(71) 출원인	삼성전자 주식회사 김광호
(72) 발명자	경기도 수원시 팔달구 매탄동 418번지 (우 : 441-742) 김광호 서울특별시 송파구 오금동 71-1 손정하 서울특별시 송파구 삼성동 구의 현대아파트 1506호

상사하구 : 없음

(54) 투명도전막을 가지는 반도체장치의 제조방법

요약

본 발명은 투명도전막을 형성하는 단계에 관한 것으로, 액정표시소자의 박막트랜지스터의 활성층의 제조방법은 기판위에 감광성 물질을 도포한 후 투명도전막을 형성할 부분 하부의 기판에 노출되도록 사진식각공정을 실시하여 감광성 물질을 형성하는 단계, 측벽제를 입은하는 금속화합물 결과물 전면에 형성하는 단계, 캐실레이션 처리를 하여 노출된 기판 상에 상거 감광막 패턴의 전면에 상거 측벽제를 남기는 단계, 소정의 금속을 상거 결과를 전면에 침착하여 원하는 두께의 도전막을 형성하는 단계를 이루어져 액정표시소자의 특성 향상을 방지한다.

도면



본 발명

[발명의 명칭]

투명도전막을 가지는 반도체장치의 제조방법

[도면의 간단한 설명]

제2도 내지 제4도는 본 발명을 실시예로써 적용한 것을 나타낸다.

본 내용은 요부공개 건이므로 전문 내용을 수록하지 않았음

(57) 청구의 범위

청구항 1

기판위에 감광성 물질을 도포한 후 투명도전막이 형성될 부분 하부의 기판에 노출되도록 사진식각공정을 실시하여 감광성 물질을 형성하는 단계, 측벽제를 입은하는 금속화합물 결과물 전면에 형성하는 단계, 캐실레이션 처리를 하여 노출된 기판 상에 상거 감광막 패턴의 상면에 상거 측벽제를 남기는 단계, 소정의 금속은 상거 결과물 전면에 침착하여 원하는 두께의 도전막을 형성하는 단계로 이루어짐을 특징으로 하는 액정표시소자의 박막트랜지스터의 활성층의 제조방법.

청구항 2

제1항에 있어서, 상거 도전막의 두께는 무전해도금시에 사용되는 전해질에 의해 소정범위를 특징으로 하